・Management Data Input/Output
クロックも遅く至極単純なインターフェースなので接続するのは簡単なのだが、複数ポートの集合が進んでいる今風のPHYをコントロールしようとするとかなり面倒くさい。MAC層だけ持っているようなCPUに繋がっている分には、ソフトウェアで制御できるのでそうでもないが、FPGA直だと作業効率がどうしても悪くなる。PHYベンダーが自前のGUIツールを持っていたりするので問い合わせるのが吉。
MDIO部分だけPCIe経由で上位のプロセッサに渡せたりすると便利なのだが、MAC部分の実装がMDIOを包括していたりしてXilinx製のIPだとそれも難しい上に、PHYのコントロールがプロセッサでMACがFPGA内部というのもちょっと気持ち悪い。
PHYの位置とその制御、MACの位置とその制御がもっと自由に扱えたらナー。もう仮想化の流れは止められないのだから、1ポートなんて言わないでもっと細かく分割しようぜ（そしてオレに楽をさせてくれ
